关于大赛的AXI接口功能测试的类SRAM-AXI转换桥的问题

老师你好,在今年大赛的AXI接口功能测试中,类SRAM-AXI转换桥(如图)是需要我们自己实现然后封装在CPU里吗?(发布的最新资源包(v0.03)里面似乎没有相关代码)

如果是,由于取指和访存产生的资源冲突问题(比如在加载指令发出地址信号和读请求的时候取指信号也有效)也需要在这个模块里面由我们自己解决吗?还是下面的1x2 bridge 或者RAM已经实现。
s2a.png
已邀请:

邢金璋

赞同来自: Frankie_TJU

1.大赛要求封装为AXI接口,具体内部怎么实现都可以。
2.既然myCPU出来的只有一个AXI接口,那自然取指和访存都是从该接口出来的,所以出来前要求已仲裁完成。
3.如果需要类SRAM转AXI接口的桥,文档和代码附上。
  附件文档包含一个pdf文档和一个verilog源码文件,该.v文件就是类SRAM接口转AXI桥的源码,转换桥内部做好了取指和Load/Store的仲裁。pdf文档为类SRAM接口的说明,在大赛第一次长沙培训时也有相关介绍,今年类SRAM接口的定义与2017年大赛发布的定义稍有不同。
  下一次发布包更新时也会包含本附件。

要回复问题请先登录注册