关于设计中使用block design的提交问题

您好,我们CPU设计中的顶层模块是直接用block design连接起来的,包括CPU,转接桥,block degisn的输出接口是一个AXI3。最后提交的时候能够直接将block degisn 导出提交吗?
已邀请:

邢金璋

赞同来自:

最后是需要提交源码的。block design应该也可以自己写顶层连接吧?
如果不麻烦,还是建议手写以下myCPU顶层连接吧。

要回复问题请先登录注册