性能优化中的一些问题

在性能测试框架中进行综合与布线,implementation后的wns值为0.198,最长路径如下
深度截图_20180811143621.png

深度截图_20180811142355.png

请问这个最长路径是不是由测试框架中的resetn扇出太大而引起的,这条路径掩盖了CPU设计中的最长路径,请问这种情况该如何解决呢?而且可以看到两个部件的距离很大,主要是走线延迟,有什么方法可以指定模块的布局位置吗
已邀请:

邢金璋

赞同来自:

1.可能和FPGA结构有关系,设计占用资源较多,部分ram块放到了偏远地方,reset走线过去较长。
2.如果真的最后是SoC外面限制了频率,那设计也就只能跑这么高的频率了。
3.所有参赛队约束都是如此。新的发布包约束不能修改约束文件和综合、实现策略。
4.如果想继续追求高性能,只能努力提高IPC了。
 

要回复问题请先登录注册