学习verilog 遇到的问题

刚学啊,可能有点小白,琢磨了,上网查了,但仍然不得其解,谁帮忙啊?
就两个
一,第二个initial begin 后面的,不阻塞啊,但为什么扔执行阻塞啊?
二,#在前和在后,有什么区别?
具体见图
已邀请:

helloworld - 90后

赞同来自:

图呢????

邢金璋

赞同来自:

initial语句和#都是不可综合的语句。
myCPU的代码里不应该出现这种写法。

要回复问题请先登录注册